TrickWarehouse.com

high, low가 일정하게 반복되는 clock signal이 아닌 signal을 정의 할때 힘들게 pwl을 사용하지 말자. 여기 pattern source가 있다. *** syntax Vxxx n+ n- PAT vhi vlo td tr tf tsample data + Ixxx n+ n- PAT vhi vlo td tr tf tsample data + *** description PAT : Keyword for a pattern time-varying source. vhi : High voltage or current value for pattern sources (units of volts or amps). vlo : Low voltage or current value for pattern source..

.param+ osc_ftrim0 = 'osc_ftrim1-(int(osc_ftrim1/2^1)>=1?1:0)*2^1' + osc_ftrim1 = 'osc_ftrim2-(int(osc_ftrim2/2^2)>=1?1:0)*2^2' + osc_ftrim2 = 'osc_ftrim3-(int(osc_ftrim3/2^3)>=1?1:0)*2^3' + osc_ftrim3 = 'osc_ftrim4-(int(osc_ftrim4/2^4)>=1?1:0)*2^4' + osc_ftrim4 = 'osc_ftrim5-(int(osc_ftrim5/2^5)>=1?1:0)*2^5' + osc_ftrim5 = 'osc_ftrim6-(int(osc_ftrim6/2^6)>=1?1:0)*2^6' + osc_ftrim6 = 'osc_ftrimv..

hspice - MOS transistor saturation check 방법 input 파일에 .biaschk 추가하여 특정 MOS Transitor의 동작 영역을 확인 첨부파일 : hspice manual : .biaschk part 사용예) .biaschk mos region=saturation $region=linear region=cutoff $ mos들이 saturation인지 체크 *+ tstart= tstop= $ 시간 지정 + simulation=op $op|dc|tr|all $ 어떤 simulation 에 대한 saturation check할 것인지 결정 + name='xbg.m*' $ xbg내의 mos 모두 체크 *+ mname='n_60_ehv160a' $ model 'n_60_eh..

load capacitor가 무지막지하게 복잡하여 손으로 계산하기 짜증난다면 AC 해석을 해보자 .print ac cap("nodeName") ####.lis 파일에 capacitance 가 뙇 나온다. ** ex .print ac cap(q1) cap(q1b) cap(q2) cap(q2b) cap(q1p) cap(q1pb) cap(q2p) cap(q2pb) .ac dec 1 1 100